高通 HBC 完成验证：133 TB/s 内存带宽 18 倍于 AI200，AI250 明年上半年出样

感谢亚汇网网友高通HBC技术通过将多层LPDDR内存堆叠在计算芯片上方，试图在提升AI推理内存带宽的同时降低能耗。搭载该架构的AI250加速器计划于2027年上半年出样，意味着这一以LPDDR替代HBM的推理内存方案进入产品化阶段。亚汇网注：HBC（HighBandwidthCompute，高带宽计算）是高通针对AI推理场景开发的近存计算架构。与传统HBM主要通过堆叠DRAM芯片提升带宽不同，HBC采用多层LPDDR内存垂直堆叠的设计，并通过硅通孔（TSV）实现芯片间互连。堆叠结构底部则集成一颗计算芯片，负责近存计算，减少内存与处理单元之间的数据传输距离。高通此前公布的技术方案显示，HBC将计算单元直接放置在内存堆叠下方，使数据传输距离从传统架构中的数厘米缩短至数微米。高通希望借助LPDDR相对较低的功耗，以及计算与内存紧密集成的设计，改善AI推理场景下的数据搬运效率。高通表示，HBC的目标是实现每瓦带宽达到传统HBM方案的6倍。高通此次验证使用的早期样品采用两层DRAM堆叠，测试结果显示，其每瓦带宽超过HBM4的5倍，但尚未达到此前公布的6倍目标。正式产品预计采用四层堆叠设计。性能方面，高通公布的第一代HBC方案将为AI250加速卡提供133TB/s的有效内存带宽，相比采用LPDDR5X内存的AI200加速卡提升18倍。根据高通2026年6月公布的数据中心产品路线图，AI250将搭载第一代HBC技术，后续AI300则计划采用第二代HBC。高通称，AI300的有效内存带宽设计目标将达到AI200的54倍。相关阅读：《《